

تعداد سوالات: تستی: ۳۰ تشریحی: ۶
 زمان آزمون: تستی: ۷۵ تشریحی: ۷۵ دقیقه
 آزمون نمره منفی دارد ○ ندارد

مجاز است.

استفاده از :

نام درس: معماری کامپیوتر

رشته تحصیلی و گذ درس: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰
 مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳

گذ سری سوال: یک (۱)

امام علی^(ع): برتری مردم به یکدیگر، به دانشها و خرد هاست؛ نه به ثروت ها و تبارها.

۱. اگر بخواهیم دو ریز عمل زیر بطور همزمان در یک پالس ساعت T انجام شوند، R_1 و R_2 بایستی چه خاصیتی داشته باشند؟

$$T : R_1 \leftarrow R_2, R_2 \leftarrow R_1;$$

الف. هر دو حساس به سطح مثبت باشند.

ب. R_1 حساس به لبه مثبت و R_2 حساس به لبه منفی باشد.

ج. R_1 حساس به لبه منفی و R_2 حساس به لبه مثبت باشد.

د. هر دو حساس به لبه منفی و یا هر دو حساس به لبه مثبت باشند.

۲. در یک کامپیوتر با ۳۲ تا رजیستر ۱۶ بیتی برای یک گذرگاه (BUS) به چند MUX و با چه ظرفیتی نیاز است؟

ب. به ۳۲ تا MUX با ۱۶ تا ورودی

الف. به ۱۶ تا MUX با ۳۲ تا ورودی

د. به ۳۲ تا MUX با ۳۲ تا ورودی

ج. به ۱۶ تا MUX با ۱۶ تا ورودی

۳. برای ساخت یک واحد عملیاتی از ALU با چهار عمل زیر، کدامیک از بسته های زیر کفايت می کند؟

خروجی	ورودی ۲	ورودی ۱	
$A+B$	B	A	۱
$A+B+1$	B	A	۲
$A-B-1$	B	A	۳
$A-B$	B	A	۴

الف. چهار تا تمام جمع کننده و چهار تا گیت XOR

ب. چهار تا تمام جمع کننده و چهار تا گیت NOT

ج. چهار تا تمام جمع کننده و چهار تا گیت XOR و دو تا MUX 4*1

د. چهار تا نیم جمع کننده و چهار تا گیت NOT و یک MUX 4*1

۴. خروجی چهار ثبات R_0, R_1, R_2, R_3 و R_5 از طریق یک MUX 4*1 خط ۱ و R_0 خط ۰ و ... به ورودیهای ثبات پنجم T_3 وصل شده است و انتقالات لازم توسط چهار متغیر زمانبندی T_0 تا T_3 به صورت زیر تعیین می شود، متغیرهای زمانی T_0 تا T_3 دو به دو جدا از هم هستند و در هر زمان دقیقا یکی از آنها برابر ۱ است. توابع کنترل خطوط انتخاب S_0 و S_1 از MUX، کدام است؟

$$T_0 : R_5 \leftarrow R_0$$

$$S_1 = T_0 + T_1 \quad \text{و} \quad S_0 = T_2 + T_3$$

$$T_1 : R_5 \leftarrow R_1$$

$$S_1 = T_2 + T_3 \quad \text{و} \quad S_0 = T_1 + T_3$$

$$T_2 : R_5 \leftarrow R_2$$

$$S_1 = T_0 + T_3 \quad \text{و} \quad S_0 = T_1 + T_2$$

$$T_3 : R_5 \leftarrow R_3$$

$$S_1 = T_0 + T_1 + T_2 \quad \text{و} \quad S_0 = T_1 + T_2 + T_3$$

تعداد سوالات: تستی: ۳۰ تشریحی: ۶
 زمان آزمون: تستی: ۷۵ تشریحی: ۷۵ دقیقه
 آزمون نمره منفی دارد ○ ندارد

نام درس: معماری کامپیوتر

رشته تحصیلی و کد درس: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰
 مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳

مجاز است.

استفاده از :

کد سری سوال: یک (۱)

توجه: برای پاسخگویی به سوالات ۵ تا ۸ شکل شماره یک (کامپیوتر پایه به همراه گذرگاه مشترک) را در نظر بگیرید.

۵. کدامیک از جملات زیر تعداد پالس ساعت بیشتری نیاز دارد؟

$$AC = AC + M[AR]$$

$$DR = DR + AC$$

$$DR = M[AR]$$

$$M[AR] = AC + M[AR]$$

۶. با توجه به فاز Fetch و Decode زیر مشخص کنید توابع کنترل خطوط انتخاب S_0 , S_1 و S_2 کدام است؟

$$T_0 : AR \leftarrow PC;$$

$$T_1 : IR \leftarrow M[AR], PC = PC + 1;$$

$$T_2 : D_0 \dots D_7 \leftarrow \text{Decode } IR(12-14), AR \leftarrow IR(0-11), I \leftarrow IR(15);$$

$$\text{الف. } S_2 = T_1 + T_2 \quad \text{و} \quad S_1 = T_0 + T_1 \quad , \quad S_0 = T_1 + T_2$$

$$\text{ب. } S_2 = T_0 + T_1 \quad \text{و} \quad S_1 = T_1 + T_2 \quad , \quad S_0 = T_1 + T_2$$

$$\text{ج. } S_2 = T_1 + T_0 \quad \text{و} \quad S_1 = T_0 + T_1 \quad , \quad S_0 = T_0 + T_1 + T_2$$

$$\text{د. } S_2 = T_2 \quad \text{و} \quad S_1 = T_0 + T_1 \quad , \quad S_0 = T_1$$

۷. با توجه به ریز عمل های زیر، در کدام گزینه همه ریز عمل ها می توانند در یک پالس ساعت انجام شوند؟

ریز عمل ۱: $AC \leftarrow PC$ ریز عمل ۲: $DR \leftarrow AC$ ریز عمل ۳: $DR \leftarrow DR$ ریز عمل ۴: $PC \leftarrow IR$

۵. ۱، ۲، ۳ و ۴

ج. تنها ۱، ۲ و ۳

ب. تنها ۱، ۲ و ۴

الف. تنها ۱ و ۲

۸. با فرض آنکه فاز Fetch و Decode (برداشت از حافظه و دیکد) برای هریک از دستوات زیر قبل از صورت گرفته است. در هر دستور برای بدست آوردن آدرس موثر و عملوند (در مجموع)، به ترتیب چند مراجعه به حافظه صورت می گیرد (گزینه ها را از راست به چپ بخوانید)

شماره دستور	I	کد دستور	بخش آدرس
دستور اول	0	ADD	100
دستور دوم	1	ADD	100
دستور سوم	0	BUN	100
دستور چهارم	1	BUN	100

الف. ۱، ۲، ۱ و ۲

ب. ۱، ۲، ۱ و ۱

ج. ۰، ۲، ۱ و ۱

د. ۰، ۱ و ۰

تعداد سوالات: تستی: ۳۰ تشریحی: ۶
 زمان آزمون: تستی: ۷۵ تشریحی: ۷۵ دقیقه
 آزمون نمره منفی دارد ○ ندارد

نام درس: معماری کامپیوتر

رشته تحصیلی و گذ درس: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰
 مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳

گذ سری سوال: یک (۱) استفاده از: مجاز است.

۹. اگر $A=240$ و $B=225$ باشد، آنگاه پس از اجرای قطعه برنامه زیر که از آدرس شروع ۰۱۰ در حافظه ذخیره شده است، محتوای PC به کدام دستور اشاره خواهد کرد؟ (آدرس دهی ها مستقیم فرض شوند)

010	LDA	B	
011	CMA		
012	INC		
013	ADD	A	
014	SPA		
015	BUN	100	
016	SZA		
017	BUN	300	
018	BUN	200	

الف. $PC=100$

ب. $PC=200$

ج. $PC=300$

د. $PC=019$

توجه: برای جواب دادن به سوالات ۱۰ تا ۱۲ از شکل ۳۲ و جدول ۱، استفاده کنید.

۱۰. سازمان یک کنترل ریز برنامه نویسی (Microprogramming) دارای تاخیرهای انتشاری زیر است:
 ۴۰ns برای تولید آدرس بعدی، ۱۰ns برای انتقال آدرس به داخل CAR، ۴۰ns برای دستیابی به حافظه کنترل ROM، ۱۰ns برای انتقال ریز دستور العمل به ثبات داده کنترل، و ۴۰ns برای اجرای ریز عملهای مورد نظر که بوسیله کلمه کنترلی مشخص شده‌اند. حداکثر فرکانس پالس ساعتی که واحد کنترل می‌تواند بکار برد، چیست؟ (با توجه به شکل ۲)

الف. 20MHZ ب. 15MHZ ج. 11.1MHZ د. 10MHZ

۱۱. عملکرد ریز برنامه (Microporogram) زیر چیست؟ (منظور از EA، آدرس موثر می‌باشد)

ORG 40			if $AC \leq 0$ then $PC \leftarrow EA$
NOP S JMP	FETCH		
NOP Z JMP	FETCH	if $AC > 0$ then $PC \leftarrow EA$	
NOP I CALL	INDRCT		if $AC = 0$ then $PC \leftarrow EA$
ARTPC U JMP	FETCH		if $AC < 0$ then $PC \leftarrow AR$

۱۲. فرض کنید ریز برنامه ADD به صورت زیر تغییر کند:

ADD: READ I CALL INDR2
 ADD U JMP FETCH

بر اساس این تغییر کدام روتین می‌تواند روتین INDR2 (یافتن آدرس غیر مستقیم جدید) باشد؟

ب.

INDR2: DRTAR I JMP NEXT
 READ U RET

INDR2: READ U JMP NEXT
 DRTAR U RET

INDR2: DRTAR U JMP NEXT
 READ U RET

INDR2: READ I JMP NEXT
 DRTAR U RET

ج.

تعداد سوالات: تستی: ۳۰ تشریحی: ۶
 زمان آزمون: تستی: ۷۵ تشریحی: ۷۵ دقیقه
 آزمون نمره منفی دارد ○ ندارد

مجاز است.

استفاده از :

نام درس: معماری کامپیوتر

رشته تحصیلی و کد درس: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰
 مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳

کد سری سوال: یک (۱)

۱۳. در یک پشته ۶۴ کلمه‌ای با اشاره گر پشته (SP) ۶ بیتی، اگر مقدار اولیه SP برابر ۰ باشد کدام یک از دنباله ریز عملهای زیر به همراه شرایط کنترل می‌تواند به معنای عمل PUSH باشد.

FULL T_i : SP ← SP + 1

.ب.

FULL T_{i+1} : M[SP] ← DR

EMTY T_i : SP ← SP + 1

.الف.

FULL T_{i+2} : EMTY ← 0;

EMTY T_{i+1} : M[SP] ← DR

FULL T_{i+3} : if (SP = 0) then FULL ← 1

FULL T_{i+2} : EMTY ← 0;

۱

EMTY T_i : SP ← SP + 1

.د.

FULL T_i : SP ← SP + 1

.ج.

EMTY T_{i+1} : M[SP] ← DR

FULL T_{i+1} : M[SP] ← DR

EMTY T_{i+2} : EMTY ← 0;

FULL T_{i+2} : EMTY ← 0;

EMTY T_{i+3} : if (SP = 0) then FULL ← 1

FULL T_{i+3} : if (SP = 0) then FULL ← 1

۱۴. برای محاسبه عبارت $(A^*M+B^*K)^*(C+D)$ با فرض آنکه دستورات اsemblی ضرب و جمع داریم، برنامه اsemblی مربوطه با استفاده از یک کامپیوتر دارای دستورات تک آدرس، به حداقل چند خانه کمکی حافظه نیاز خواهد داشت؟ (به غیر از متغیرهای موجود در عبارت که نمی‌خواهیم خراب شوند)

۴. د


۳. ج

۲. ب

۱. الف.

۱۵. یک کد دستور باردهی AC، به طول دو کلمه در آدرس N حافظه بصورت زیر ذخیره شده است و بخش آدرس این دستور M است. در حال اجرای این دستور هستیم، براساس روش آدرس دهی خودکاهشی، چه مقداری در AC باردهی می‌شود؛ X، W و Y متوالی هستند.

آدرس	محتوای حافظه	
N	AC	ردیف آدرس دهی
N+1		= آدرس M
N+2		دستور بعدی
⋮	⋮	
M	P	
W	X	
X	Z	
Y	K	
⋮	⋮	
Z	S	



الف. X

ب. K

ج. Z

د. S

تعداد سوالات: تستی: ۳۰ تشریحی: ۶

زمان آزمون: تستی: ۷۵ تشریحی: ۷۵ دقیقه

آزمون نمره منفی دارد ○ ندارد

نام درس: معماری کامپیوتر

رشته تحصیلی و گذاری: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰

مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳

مجاز است.

استفاده از :

گذاری سوال: یک (۱)

۱۶. اگر $A = -16$ و $B = +20$ بوده و ۸ بیتی باشند پس از انجام عمل $A - B$, ثبات پرچم (FLAG=VZSC) که C کم ارزشترین بیت است) محتوای FLAG در مبنای شانزده شانزده‌تایی (H) کدام است؟

۳H

AH

BH

OH

۱۷. کدام ویژگی زیر از ویژگی‌های کامپیوترهای RISC است؟

ب. تعداد ثبات‌های پردازنده زیاد

الف. تعداد دستورات زیاد

د. اجرای دستورات در بیش از یک سیکل

ج. قالب دستورات با طول متغیر

۱۸. فرض کنید یک خط لوله ۴ قطعه‌ای برای انجام عملیات جمع داریم که تاخیر هریک از قطعه‌ها برابر با ۳۵ns، ۵۰ns، ۸۵ns و ۱۰۰ns باشد و همچنین ثبات‌های واسط دارای تاخیر ۲۵ns می‌باشند. برای جمع ۱۰۰ عدد با یکدیگر با استفاده از این خط لوله، چه مقدار زمان لازم است؟


141414ns

d. 7200ns

ب. 12360ns

الف. 11330ns

۱۹. شکل زیر، دو خط لوله ضرب و جمع، (هریک با چهار قطعه) را معرفی می‌کند. می‌باشد، بطوریکه هر قطعه برای انجام وظیفه خود یک پالس ساعت مصرف می‌کند، اگر بخواهیم یک بردار 50 عضوی را در یک بردار 50 عضوی ضرب کنیم، به چند پالس ساعت نیاز است؟



الف. 50

ب. 58

ج. 54

د. 62

۲۰. اگر یک خط لوله سه قسمتی با کارکرد تعریفی زیر، برای اجرای برنامه‌ای با چهار دستور زیر استفاده شود:

- | | | |
|----------|-------------------------------|---|
| 1. LOAD | $R1 \leftarrow M[address\ 1]$ | قطعه I : واکشی دستورالعمل (Instruction fetch) |
| 2. LOAD | $R2 \leftarrow M[address\ 2]$ | قطعه A : عملیات ALU (ALU operation) |
| 3. ADD | $R1, R2, R3 ; R3 = R1 + R2$ | قطعه E : اجرای دستورالعمل (Execute instruction) |
| 4. STORE | $M[address\ 1] \leftarrow R3$ | |
| 5. LOAD | $R5 \leftarrow M[address\ 3]$ | |

آنگاه برای رفع مشکل خط لوله با استفاده از بارگیری تاخیر (Delayed Load) به چند پالس ساعت نیاز خواهد بود؟

د. نمی‌توان با این روش مشکل را حل کرد.

ج. ۸

ب. ۷

الف. ۶

تعداد سوالات: تستی: ۳۰ تشریحی: ۶

زمان آزمون: تستی: ۷۵ تشریحی: ۷۵ دقیقه

آزمون نمره منفی دارد ○ ندارد

نام درس: معماری کامپیوتر

رشته تحصیلی و گذ درس: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰

مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳

مجاز است.

استفاده از :

گذ سری سوال: یک (۱)

۲۱. مشابه سوال قبل یک خط لوله سه قطعه ای داریم و می خواهیم مشکل انشعاب برنامه زیر را با استفاده از جابجایی دستورات حل کنیم،

1. LOAD R1 \leftarrow M[address 1]
2. INC R2
3. ADD R4, R3 // R4=R4+R3
4. BRANCH X
5. SUB R6, R5 // R6=R6-R5
- ⋮ ⋮
- X. INC R7
- ⋮ ⋮

کدام گزینه این جابجایی را صحیح نشان می دهد؟

الف.

1. LOAD R1 \leftarrow M[address 1]
2. INC R2
3. ADD R4, R3 // 4=R4+R3
4. BRANCH X
5. SUB R6, R5 // R6=R6-R5
- ⋮ ⋮
- X. INC R7
- ⋮ ⋮

- ب.
1. LOAD R1 \leftarrow M[address 1]
 2. INC R2
 3. BRANCH X
 4. ADD R4, R3 // 4=R4+R3
 5. SUB R6, R5 // R6=R6-R5
 - ⋮ ⋮
 - X. INC R7
 - ⋮ ⋮

ج.

1. BRANCH X
2. LOAD R1 \leftarrow M[address 1]
3. INC R2
4. ADD R4, R3 // R4=R4+R3
5. SUB R6, R5 // R6=R6-R5
- ⋮ ⋮
- X. INC R7
- ⋮ ⋮

1. LOAD R1 \leftarrow M[address 1]
2. BRANCH X
3. INC R2
4. ADD R4, R3 // 4=R4+R3
5. SUB R6, R5 // R6=R6-R5
- ⋮ ⋮
- X. INC R7
- ⋮ ⋮

تعداد سوالات: تستی: ۳۰ تشریحی: ۶
 زمان آزمون: تستی: ۷۵ تشریحی: ۷۵ دقیقه
 آزمون نمره منفی دارد ○ ندارد

نام درس: معماری کامپیوتر

رشته تحصیلی و گذاری: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰
 مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳

مجاز است.

استفاده از :

گذاری سوال: یک (۱)

۲۲. اگر در عملیات ضرب برای مضروب $B = B_{n-1}B_{n-2}\dots B_0$ و مضروب فيه $Q = Q_{n-1}Q_{n-2}\dots Q_0$ از الگوریتم ضرب بوت به گونه‌ای استفاده شود که نتیجه حاصلضرب در ثبات‌های A و Q قرار گیرد (A پرازشتر)، در هر گام از الگوریتم اگر $10 = Q_n$ باشد کدام یک از عملیات‌های زیر انجام می‌شود؟

A=A-B+1

A=A+B+1

A=A-B

A=A+B

۲۳. توضیح زیر مربوط به کدام یک از شیوه‌های انتقال اطلاعات بین دستگاه‌های I/O و CPU می‌تواند باشد؟ " در این روش دستگاه I/O ارتباط مستقیمی با حافظه ندارد و تمام عملیات I/O لازم برای انتقال اطلاعات، تحت کنترل مستقیم CPU است و CPU در یک حلقه از برنامه باقی می‌ماند تا واحد I/O مشخص نماید که برای انتقال آماده است و ... "

د. موارد الف و ب

DMA

ب. I/O وقفه دهنده

الف. I/O تحت کنترل برنامه

- ج. روش بازیافتنی و روش غیر بازیافتنی
 ب. روش مقایسه ای و روش غیر بازیافتنی
 د. روش مقایسه ای و روش بوت
 ج. روش بازیافتنی و روش مقایسه ای

۲۴. برای تقسیم داده‌های علامت دار کدامیک از روش‌های زیر به عنوان الگوریتم مطرح است؟

الف. دو جمع کننده دودویی چهاربیتی و دو تا گیت AND و یک گیت OR
 ب. دو جمع کننده دودویی چهاربیتی و دو تا گیت OR و یک گیت AND
 ج. ۱۰ جمع کننده دودویی چهاربیتی و ۱۰ تا گیت AND و ۵ گیت OR
 د. دو جمع کننده دودویی پنج بیتی و دو تا گیت AND و یک گیت OR

۲۵. برای ساخت یک جمع کننده BCD با ۵ رقم m بایت در یک بایت در ثانیه خارج می‌شود، حداکثر ظرفیت بافر K بایت است. در چه مدتی بافر خالی پر می‌شود اگر $m > n$ باشد؟

د. $\frac{kmn}{m-n}$ ج. $\frac{k}{n-m}$ ب. $\frac{mn}{m-n}$ الف. $\frac{k}{m-n}$

۲۶. زمانیکه DMA و CPU هر دو تقاضای انتقال اطلاعات از حافظه می‌کنند، کدامیک اولویت دسترسی بیشتری دارد و حافظه را در دست می‌گیرد؟

الف. CPU

ب. DMA

ج. اگر CPU نیاز به برداشت دستور از حافظه (fetch) داشته باشد اولویت می‌یابد. در غیراینصورت DMA اولویت دارد.
 د. اگر CPU نیاز به خواندن اطلاعات از حافظه داشته باشد اولویت می‌یابد. در غیراینصورت DMA اولویت دارد.



تعداد سوالات: تستی: ۳۰ تشریحی: ۶
زمان آزمون: تستی: ۷۵ تشریحی: ۷۵ دقیقه
آزمون نمره منفی دارد ○ ندارد

نام درس: معماری کامپیوتر

رشته تحصیلی و گذاری درس: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰
مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳

گذاری سوال: یک (۱) استفاده از مجاز است.

۲۸. زمان دستیابی یک حافظه کش 100ns و حافظه اصلی 1000ns است. پیش‌بینی می‌شود نسبت برد برای دستیابی‌های خواندن از حافظه کش برابر ۰.۹ است. متوسط زمان دستیابی برای یک تقاضای خواندن چند است؟

- الف. 200ns ب. 100ns ج. 190ns د. 210ns

۲۹. در یک حافظه کش از نگاشت تداعیگر با مجموعه چهارتایی استفاده می‌شود. حافظه کش می‌تواند مجموعاً 2048 کلمه از حافظه اصلی را در خود ذخیره کند با فرض آنکه اندازه حافظه اصلی $32 \times 128k$ است. اندازه هر کلمه از حافظه کش چند بیت است؟

- الف. 38 ب. 128 ج. 40 د. 152

۳۰. برای داشتن حافظه 2048 بایتی، از تعدادی مدار مجتمع حافظه RAM با ظرفیت 128×8 استفاده می‌شود چه تعداد خط آدرس برای تمامی مدارهای مجتمع RAM مشترک خواهد بود؟

- الف. 11 ب. 12 ج. 7 د. 4

سوالات تشریحی

بخش اول: از سه سوال زیر، تنها به دو سوال پاسخ دهید. (هر سوال یک نمره دارد)

۱. با توجه شکل کامپیوتر پایه (شکل ۱) که در پیوست آمده است برای دستور زیر دنباله‌ای از ریز عمل‌ها را بنویسید؟

$$\text{ADDM}(\text{M[EA]} \leftarrow \text{AC} + \text{M[EA]})$$

۲. یک خط لوله محاسباتی برای جمع اعداد ممیز‌شناور $X = A * r^a + B * r^b$ با چهار قطعه را تعریف کنید و سپس برای

$X = 0.9504 * 10^3$ و $Y = 0.8200 * 10^2$ ورودی، خروجی هر قطعه را مشخص کنید؟

۳. سخت افزار مربوط به وقفه اولویت دار موازی را رسم کرده و آنرا شرح دهید؟

بخش دوم: از سه سوال زیر، تنها به دو سوال پاسخ دهید. (هر سوال دو نمره دارد)

۴. سخت افزار مربوط به حافظه تداعیگر را به همراه یک سلول از آن بطور کامل رسم کرده و معادلات مدار انطباق را بنویسید؟

۵. فلوچارت سیکل وقفه را در یک کامپیوتر پایه (شکل شماره ۱)، برای پاسخ به دستگاه ورودی / خروجی (I/O) رسم کنید و عملکرد آن را در حافظه نشان دهید؟

تعداد سوالات: تستی: ۳۰ تشریحی: ۶

زمان آزمون: تستی: ۷۵ تشریحی: ۷۵ دقیقه

آزمون نمره منفی دارد ○ ندارد

نام درس: معماری کامپیوتر

رشته تحصیلی و گذ درس: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰

مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳

مجاز است.

استفاده از :

گذ سری سوال: یک (۱)

۶. با توجه به دیاگرام سخت افزاری توالی گر پیوست شده (شکل شماره ۳) فرض کنید چهار ورودی I_0 , I_1 و I_2 به همراه T و سه خروجی S_0 , S_1 و L به صورت جدول زیر برای پیدا کردن آدرس بعدی تعریف شوند، مدار کنترلی توابع بولی خطوط انتخاب MUX1 MUX شماره ۱) و خط SBR Load ثبات را بدست آورید؟

I_2	I_1	I_0	عمل
0	0	0	اگر $T=1$ است افزایش CAR ، در غیر اینصورت پرس به AD
X	0	1	پرس غیر شرطی به AD
1	0	0	افزایش غیر شرطی CAR
0	1	0	اگر $T=0$ است افزایش CAR ، در غیر اینصورت پرس به AD
1	1	0	اگر $T=1$ است فراخوانی زیرروال، در غیر اینصورت افزایش CAR
0	1	1	بازگشت غیر شرطی از زیر رووال
1	1	1	نگاشت غیر شرطی آدرس خارجی (MAP)

تعداد سوالات: تستی: ۳۰ تشریحی: ۶

زمان آزمون: تستی: ۷۵ تشریحی: ۷۵ دقیقه

آزمون نمره منفی دارد ○ ندارد

نام درس: معماری کامپیوتر


رشته تحصیلی و گذاری: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰

مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳


مجاز است.

استفاده از:


گذاری سوال: یک (۱)



شکل ۱- شباهای کامپیوتر پایه متصل به یک گذرگاه مشترک



شکل ۲ - سازمان کنترل ریزبرنامه نویسی شده



شکل ۳ - توالی گر ریزبرنامه برای حافظه کنترل

استان:

تعداد سوالات: تست: ۳۰ تشریحی: ۶

زمان آزمون: تست: ۷۵ تشریحی: ۷۵ دقیقه

آزمون نمره منفی دارد (ندارد)

نام درس: معماری کامپیوتر

رشته تحصیلی و کد درس: مهندسی کامپیوتر - ۱۱۱۵۰۸۲ - علوم کامپیوتر - ۱۱۱۹۰۱۰

مهندسی فناوری اطلاعات - ۱۱۱۵۱۴۳ - بخش فناوری اطلاعات و ارتباطات - ۱۱۱۵۱۴۳

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

جدول ۱ - سمبل‌ها و کدهای دودویی برای میدانهای ریز‌دستور العمل‌ها

F1	دیز عمل	سمبل
000	هیچکار	NOP
001	$AC \leftarrow AC + DR$	ADD
010	$AC \leftarrow 0$	CLRAC
011	$AC \leftarrow AC + 1$	INCAC
100	$AC \leftarrow DR$	DRTAC
101	$AR \leftarrow DR(0-10)$	DRTAR
110	$AR \leftarrow PC$	PCTAR
111	$M[AR] \leftarrow DR$	WRITE

F2	دیز عمل	سمبل
000	هیچکار	NOP
001	$AC \leftarrow AC - DR$	SUB
010	$AC \leftarrow AC \vee DR$	OR
011	$AC \leftarrow AC \wedge DR$	AND
100	$DR \leftarrow M[AR]$	READ
101	$DR \leftarrow AC$	ACTDR
110	$DR \leftarrow DR + 1$	INCDR
111	$DR(0-10) \leftarrow PC$	PCTDR

F3	دیز عمل	سمبل
000	هیچکار	NOP
001	$AC \leftarrow AC \oplus DR$	XOR
010	$AC \leftarrow \overline{AC}$	COM
011	$AC \leftarrow \text{shl } AC$	SHL
100	$AC \leftarrow \text{shr } AC$	SHR
101	$PC \leftarrow PC + 1$	INCPC
110	$PC \leftarrow AR$	ARTPC
111	Reserved	

CD	شرط	سمبل	توضیح
00	$1 =$ همیشه	U	اشعب غیرشرطی
01	$DR(15)$	I	بیت آدرس غیرمستقیم
10	$AC(15)$	S	بیت علامت AC
11	$AC = 0$	Z	مقدار صفر در AC

BR	سمبل	عملکرد
00	JMP	اگر شرط برابر ۱ باشد $CAR \leftarrow AD$ $CAR \leftarrow CAR + 1$
01	CALL	اگر شرط برابر ۱ باشد $CAR \leftarrow AD, SBR \leftarrow CAR + 1$ $CAR \leftarrow CAR + 1$
10	RET	اگر شرط برابر ۰ باشد $CAR \leftarrow SBR$ بازگشت از زیرروال (tine)
11	MAP	$CAR(2-5) \leftarrow DR(11-14), CAR(0,1,6) \leftarrow 0$