

امام علی^(ع): برتری مردم به یکدیگر، به دانشها و خردهاست؛ نه به ثروت‌ها و تبارها.

۱- کدام گزینه در مورد CPLD و FPGA صحیح می‌باشد؟

الف) CPLD ها عموماً مبتنی بر RAM برنامه‌ریزی می‌شوند.

ب) CPLD ها در حالت کلی تاخیر انتشار بیشتری نسبت به FPGA دارند.

ج) FPGA ها، بر خلاف CPLD ها، عموماً دارای منابع مخصوصی جهت طراحی شمارنده‌ها و توابع محاسباتی خاص می‌باشند.

د) CPLD ها بطور نسبی تعداد بلوک و گیت کمتری نسبت به FPGA دارند.

۲- کدامیک از قطعات زیر در کارخانه سازنده برنامه‌ریزی می‌شود؟

MPGA (د) EPLD (ج) CPLD (ب) FPGA (الف)

۳- کدام بخش از یک برنامه VHDL لیست سیگنال‌های ورودی و خروجی سیستم تحت طراحی را مشخص می‌کند؟

procedure (د) process (ج) architecture (ب) entity (الف)

۴- کدام گزینه در مورد زبان VHDL درست نمی‌باشد؟

الف) در VHDL امکان مدل کردن تاخیر دروازه‌های منطقی وجود دارد.

ب) VHDL رسانی حساس به نوع حروف (کوچک و بزرگ) است.

ج) VHDL به شدت به نوع داده‌ها حساس است.

د) در صورتی که در انتساب سیگنال تاخیر ذکر نشود شبیه ساز VHDL یک تاخیر دلتا در نظر می‌گیرد.

۵- گذرگاه داده در یک ریزپردازنده برای ارسال و دریافت داده استفاده می‌شود. اگر بخواهیم یک ریزپردازنده را در VHDL توصیف کنیم mode گذرگاه داده باید چگونه تعریف شود؟

inout (د) buffer (ج) out (ب) in (الف)

تعداد سوالات: تستی: ۲۵ تشریحی: ۴
 زمان آزمون: تستی: ۷۵ تشریحی: ۶۰ دقیقه
 آزمون نمره منفی دارد ○ ندارد --

نام درس: طراحی خودکار مدارهای دیجیتال
 رشته تحصیلی و کد درس: سخت افزار - ۱۱۱۵۲۱۳

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۶- کدام گزینه در مورد سیگنالها و متغیرها در VHDL صحیح نمی باشد؟

الف) انتساب به سیگنالها دارای زمان بندی است ولی انتساب به متغیرها فوری صورت می پذیرد.

ب) انتساب به سیگنال با عملگر $=>$ و انتساب به متغیر با عملگر $=:$ صورت می گیرد.

ج) متغیر را می توان در داخل یک پردازه (process) تعریف کرد ولی نه در قسمت اعلانی یک architecture

د) سیگنال را می توان در داخل یک پردازه (process) تعریف کرد ولی نه در قسمت اعلانی یک architecture

۷- کدام یک از نوع داده های زیر در بسته ieee std_logic_1164 از کتابخانه ieee تعریف شده است؟

time(د) integer(ج) bit_vector(ب) std_ulogic(الف)

۸- کدام یک از نوع داده های زیر نوع داده فیزیکی (physical) می باشد؟

bit(د) string(ج) integer(ب) time(الف)

۹- نوع داده std_ulogic در واقع یک نوع داده می باشد.

الف) ممیز شناور (enumerated) (ب) شمارشی (composite) (ج) فیزیکی

۱۰- اگر داشته باشیم: myarray'ascending type myarray is array(7 downto 0) of bit . چه

برمی گرداند؟

0(د) 7(ج) false(ب) true(الف)

۱۱- توسط کدام عملگر می توان دو بردار را بهم چسباند؟

**(د) /(ج) +(ب) &(الف)

۱۲- کدام خصیصه (attribute) زمان سپری شده از آخرین رخداد را بر می گرداند؟

'last_active(د) 'last_event(ج) 'active(ب) 'event(الف)

۱۳- 'stable چه چیز را برمی گرداند؟

boolean(ب) مقداری از نوع bit(الف) سیگنالی از نوع

D(د) سیگنالی از نوع سیگنال اولیه time(ج) مقداری از نوع

تعداد سوالات: تستی: ۲۵ تشریحی: ۴
 زمان آزمون: تستی: ۷۵ تشریحی: ۶۰ دقیقه
 آزمون نمره منفی دارد ○ ندارد

نام درس: طراحی خودکار مدارهای دیجیتال
 رشته تحصیلی و کد درس: سخت افزار - ۱۱۱۵۲۱۳

--

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۱۴- اگر نوع داده‌ی a , x و y از نوع bit type bit is ('0', '1'); باشد که به صورت $a <= (x <= y)$; $x = '1'$ و $y = '0'$ باشد پس از اجرای عبارت زیر مقدار a , چه خواهد بود؟;

TRUE

FALSE

ب) '1'

الف) '0'

۱۵- برای آشکارسازی لبه‌ی بالا رونده بر روی یک سیگنال مثل clk از کدامیک از عبارات زیر می‌توان استفاده کرد؟

clk'event and clk='1'

clk'event and clk='0'

clk' active and clk='1'

clk'active and clk='0'

۱۶- اگر داشته باشیم : variable A:bit_vector := "100110"; پس از اجرای دستور $A \text{ srl } 2$ مقدار داخل A برابر خواهد

بود با:

110010

ج) 111001

ب) 000110

الف) 001001

۱۷- توصیف رفتار یک سیستم با استفاده از دستورات همروند (concurrent) چه نامیده می‌شود؟

ب) توصیف جریان داده

الف) توصیف الگوریتمی

د) توصیف رفتاری

ج) توصیف ساختاری

۱۸- کدام یک از دستورات شرطی زیر، همروند (concurrent) است؟

ب) دستور case

الف) if-then-else

د) هرسه

ج) دستور when-else

۱۹- به ازای کدام دستور زیر تمام تغییرات سیگنال a بدون حذف هیچ پالسی و با تاخیر 20ns حتماً به سیگنال b منتقل می‌شود؟

b<=inertial AFTER 20NS;

الف) b<=a AFTER 20NS;

د) هرسه

ج) b<=TRANSPORT a AFTER 20NS;

تعداد سوالات: تستی: ۲۵
 تشریحی: ۴
 زمان آزمون: تستی: ۷۵
 تشریحی: ۶۰ دقیقه
 آزمون نمره منفی دارد ○ ندارد

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی و کد درس: سخت افزار - ۱۱۱۵۲۱۳

--

مجاز است.

استفاده از:

کد سری سوال: یک (۱)

۲۰- کدام عبارت می‌تواند در قطعه کد زیر به جای نقطه چین قرار گیرد؟

entity example is

```
..... (delay:time:= 10 ns);
port (a,b: in Std_logic ;
      c: out Std_logic);
end ;
```

architecture ب

generic(الف)

procedure د

process(ج)

۲۱- قطعه کد زیر در کدام ساختار VHDL می‌تواند استفاده شود؟

```
if a>b then
  return a;
else
  return b;
end if;
```

generic(ب)

process(الف)

procedure(د)

function(ج)

۲۲- کدام گزینه در مورد یک پردازه (process) صحیح می‌باشد؟

الف) عدم تغییر مقدار هریک از سیگنالهای موجود در داخل پردازه موجب اجرای آن پردازه می‌شود.

ب) اگر پردازه‌ای دارای لیست حساسیت باشد نمی‌توان در آن از دستور wait استفاده کرد.

ج) اجرای دستورهای داخل یک پردازه، به صورت همزمان انجام می‌پذیرد.

د) در یک پردازه نمی‌توان به سیگنالها مقدار داد ولی می‌توان مقدار آنها را خواند

تعداد سوالات: تستی: ۲۵ تشریحی: ۴
 زمان آزمون: تستی: ۷۵ تشریحی: ۶۰ دقیقه
 آزمون نمره منفی دارد ○ ندارد

نام درس: طراحی خودکار مدارهای دیجیتال
 رشته تحصیلی و کد درس: سخت افزار - ۱۱۱۵۲۱۳

--

مجاز است.

استفاده از: —

کد سری سوال: یک (۱)

۲۳- قطعه کد زیر توصیف چه قطعه‌ی منطقی می‌تواند باشد؟

architecture dataflow of xmodule is
 begin

```
f <= w0 WHEN s="00" else
    w1 WHEN s="01" else
    w2 WHEN s="10" else
    w3 WHEN s="11" else
    "ZZ";
END dataflow ;
```

الف) مالتی پلکسر ب) دیکدر ج) انکدر د) دی مالتی پلکسر

۲۴- قطعه کد زیر معرف چه قطعه سخت‌افزاری می‌تواند باشد (q خروجی مدار است)؟

architecture behavioral of xmodule is

```
signal qt :STD_LOGIC_VECTOR(7 downto 0);
begin
    process(clk)
    begin
        if (clk='0'and clk'event) then
            qt<=qt(6 to 0)&din;
        end if;
    end process;
    q<=qt;
end behavioral;
```

الف) شمارنده بالا شمار

ب) شمارنده پایین شمار

ج) ثبات انتقالی با قابلیت انتقال به چپ

د) ثبات انتقالی با قابلیت انتقال به راست

تعداد سوالات: تستی: ۲۵ تشریحی: ۴
 زمان آزمون: تستی: ۷۵ تشریحی: ۶۰ دقیقه
 آزمون نمره منفی دارد ○

نام درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی و کد درس: سخت افزار - ۱۱۱۵۲۱۳

--

کد سری سوال: یک (۱)

مجاز است.

استفاده از:

d) ۳


ج) ۳

ب) ۲

الف) ۲

سوالات تشریحی


- (۱) چهار مورد از موارد کاربرد FPGA را بیان کنید. (۱ نمره)
 (۲) شکل موج سیگنال A در زیر داده شده است. شکل موجهای B1 و B2 را بر اساس تعریف زیر ترسیم کنید. (۱/۵ نمره)



B1<=A after 10ns;

B2<= transport A after 10ns;

- (۳) برنامه ای در VHDL بنویسید که یک مدل ساختاری (Structural) از مدار زیر را ارائه کند



فرض کنید شما از سه قطعه nand_3, nand_2, inverter با اینترفیس‌های زیر در کتابخانه work و با architecture rtl می‌توانید استفاده کنید: (۲ نمره)

ENTITY inverter IS

PORT (a: IN STD_LOGIC; b: OUT STD_LOGIC);

END inverter;

ENTITY nand_2 IS

PORT (a, b: IN STD_LOGIC; c: OUT STD_LOGIC);

END nand_2;

ENTITY nand_3 IS

PORT (a, b, c: IN STD_LOGIC; d: OUT STD_LOGIC);

END nand_3;

- (۴) با استفاده از VHDL رفتاری برنامه‌ای برای توصیف یک فلیپ فlap D حساس به لبه بالارونده بنویسید. از نوع داده std_logic استفاده کنید. (۱/۵ نمره)